CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 转换 VHDL

搜索资源列表

  1. d4be0f12fa4601bc23440a9b9cfccc07

    0下载:
  2. 这个是vhdl与verilog程序语言互相转换的一个软件,可以省去很多麻烦-This is the VHDL and Verilog program language conversion of a software, you can save a lot of trouble
  3. 所属分类:assembly language

    • 发布日期:2017-06-13
    • 文件大小:20194769
    • 提供者:陈凌峰
  1. dac7512

    0下载:
  2. 实现A/D转换,给定输入,观察输出电压,VHDL程序。-Implement A/D conversion,Given input, observe the output voltage, VHDL program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:483925
    • 提供者:李炎
  1. shizhong

    1下载:
  2. 这是用VHDL编写的数字逻辑时钟电路,实现计时和由23:59到00:00转换的功能,已经在FPGA中测试通过!-This is written in VHDL digital logic circuit。It can realize the function of timing and by 23:59 to 00:00 conversion, has been in the FPGA test through!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:371140
    • 提供者:李佳倩
  1. sinout

    0下载:
  2. 结合MATLAB使用dsp builder编写正弦信号发生器,然后转换成VHDL语言-dsp builder
  3. 所属分类:MiddleWare

    • 发布日期:2017-04-12
    • 文件大小:554
    • 提供者:sunfan
  1. s

    0下载:
  2. 结合MATLAB使用dsp builder编写正弦信号发生器,然后转换成VHDL语言-MATLAB dsp builder
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-12
    • 文件大小:550
    • 提供者:sunfan
  1. Fibonacci

    0下载:
  2. (1) clkdiv 模块:对50MHz 系统时钟 进行分频,分别得到190Hz,3Hz 信号。190Hz 信号用于动态扫描模块位选信号,3Hz 信号用于fib 模块。 (2) fib 模块:依据实验原理所述Fibonacci 数列原理,用VHDL 语言实现数列 (3) binbcd14:实现二进制码到BCD 码的转换,用于数码管显示。 (4) x7segbc:采用动态扫描,使用4 位数码管依次显示Fibonacci 数列数据。 实验采用3Hz 频率来产生Fibonacci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:667644
    • 提供者:panda
  1. URAT

    0下载:
  2. 在ISE环境下,用VHDL语言实现RS232串口设计,实现串口通信。通过串口调试工具向 0000000UART发送16进制数,FPGA将UART接收到的串行数据转换为并行数据,并在8个 LED灯上输出显示;同时,并行数据又被重新转换为串行数据,重新送给RS-232接口,并在 串口调试工具上再次显示,SW0为复位键。 比如:串口调试工具发送两位16进制数,然后能在LED上显示,并且重新在串口调试工 具上显示。串口调试工具设置:波特率设为9600,默认奇校验。-In the IS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:403088
    • 提供者:panda
  1. vhdl_sp_ps

    0下载:
  2. 用VHDL实现的串行数据与并行数据相互转换的程序代码-Using VHDL to achieve the serial data and parallel data conversion program code
  3. 所属分类:Windows Develop

    • 发布日期:2017-12-14
    • 文件大小:65536
    • 提供者:肖伯特
  1. piso8_ok_bingchuanzhuanhuan

    0下载:
  2. 本程序是用vhdl开发的实现并串转换功能的程序。(This procedure is developed using VHDL implementation and string conversion function of the program.)
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2017-12-20
    • 文件大小:157696
    • 提供者:zhihuidaxian
  1. sanjiao

    0下载:
  2. 使用VHDL编写三角波输出,其中DA使用的是DAC902,一个12位的DA转换芯片(Use VHDL to write triangle wave output, including DA using DAC902, a 12 DA conversion chip)
  3. 所属分类:其他

    • 发布日期:2017-12-27
    • 文件大小:285696
    • 提供者:gemini48
  1. ADS8365ctl.v

    0下载:
  2. 用vhdl实现控制ads8365芯片的转换(Using VHDL to realize the control of ads8365 chip conversion)
  3. 所属分类:并口编程

    • 发布日期:2017-12-20
    • 文件大小:2048
    • 提供者:飞飞亲
  1. 5-HandelC

    0下载:
  2. Handel-C语言的学习文档。Handel-C语言由C/C++演化而来,可以自动实现C到VHDL、C到Verilog、C到EDIF等转换。在DK环境中,DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成), 进而通过FPGA实现,从而保证了各种复杂的高难算法在工程应用的实时性。(Handel-C language documentation. Handel-C language by C/C++ Evolv
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:1037312
    • 提供者:艾斯德斯
  1. 学宪法懂宪法座谈会 - 副本

    0下载:
  2. 现色彩空间转换R’g’B’ to Y’CbCr的VHDL源代码。啊(The current color space is converted to the VHDL source code of R 'g' B 'to Y' CbCr.a)
  3. 所属分类:其他

    • 发布日期:2018-04-30
    • 文件大小:200704
    • 提供者:阿飞啊发
  1. max31855开发资料

    2下载:
  2. MAX31855热电偶转换器开发流程 一、 准备硬件和相关知识 1. 硬件:一块开发板、逻辑分析仪、热电偶(常用的K型热电偶)、杜邦线等; 2. 相关知识: VHDL基础、SPI通信; 二、 max31855datasheet编程用到的部分: 1.电路连接图 2.串行接口时序特性 3 .串口时序 4.引脚分配 5.热电偶温度格式 三、程序编写 /** *****
  3. 所属分类:编程文档

    • 发布日期:2020-03-15
    • 文件大小:746595
    • 提供者:guitianxia
« 1 2 ... 19 20 21 22 23 24»
搜珍网 www.dssz.com